Translation of Reference

Reference E: Laid-Open publication No. 62-159,060

(Application date: January 4, 1986, Publication date: July 15, 1987)

As shown in Fig. 1, the invention of this reference includes:

a MOSFET bridge consisting of MOSFET 1, MOSFET 6, MOSFET 10 and MOSFET 14;

power source terminals 5, and 18; and

output terminals 19, and 20 for supplying a electrical current flowing through circuit in the printed circuit board which is tested.

Fig. 1 is a circuit diagram of the invention of this reference.


1, 6, 10, 14. MOSFET

5, 18. voltage supply terminal

19, 20 output terminal

21. print circuit board

Fig. 1



⑩日本国特許庁(JP)

①特許出願公開

⑩公開特許公報(A)

昭62 - 159060

@Int.CI.4

識別記号

庁内整理番号

砂公開 昭和62年(1987)7月15日

G 01 R 31/02

6829-2G

審査請求 未請求 発明の数 1 (全3頁)

❷発明の名称

プリント基板の試験用ブリツジ回路

②特 願 昭61-108

母出 願 昭61(1986)1月4日

母発 明 者 油 井

正 俊

東京都新宿区西新宿1-3-14 株式会社高見沢サイバネ

テイツクス内

砂出 願 人 株式会社 高見沢サイ

東京都新宿区西新宿1丁目3番14号 (平和ビル)

バネティツクス

明 钿 蜇

1. 発明の名称

プリント基板の試験用ブリッジ回路

2. 特許請求の転回

新 1 の パ 7 - M 0 S S - F E T の F レ イ ン 端 子 の び が 2 の パ 7 - M 0 S S - F E T の F レ イ ン 端 子 の が れ む れ む な な の - 方 の 電 4 の 端 子 と 接 続 子 の 記 4 の な 7 - M 0 S S - F E T の ソ - ス は 子 と 接 続 子 の が 7 - M 0 S - F E T の ア - M 0 S - F E T の ア - X は 子 と 接 続 日 な な 子 と 放 が 7 - M 0 S - F E T の ア - X は 子 と 接 続 子 な な 子 と が 1 に な 0 に 7 - M 0 S - F E T の ア - X は 子 と が 1 に な 0 に 7 - M 0 S - F E T の ア - X は 子 と が 1 に な 0 に 7 - M 0 S - F E T の ア - X は 子 と が 1 に 7 - M 0 S - F E T の ア - X は 子 と が 1 に 7 - M 0 S - F E T の ア - X は 子 と が 1 に 7 - M 0 S - F E T の ア - X は 子 と が 1 に 7 - M 0 S - F E T の ア - X は 子 と が 2 - X は 3 - F E T の ア - X は 3 - F E T

3. 発明の詳細な説明

(産業上の利用分野)

この発明はプリント系板上の回路パターンの匹気的な野型特性及び絶縁特性の検査に使用されるプリント品板のは終用プリッジ回路に関するものである。

(従來の技術)

従って、例えば、寸注300mm×300mm の4

回ブリント 延収では、その 1 枚当たりの 尼森木牧は 1 0 0 0 ~ 2 0 0 0 本となり、そのブリント 歴 板 1 枚の 投チェック 時間は 1 0~ 2 0 砂程収となる。

(発明が解決しようとする問題点)

この発明は上紀に雅み、プリント基板、 特に 多品ブリント基板を高速で、前記の羽頭及び絶縁

M O S - F E T 1 のソース 結子 3 (又は だい 3 のパワーM O S - F E T 1 0 の ドレイン 様子 1 1) を一方の山力 捨子 1 9 とし、 第 2 のパワー M O S - F E T 6 のソース 株子 8 (又は 第 4 のパワー M O S - F E T 1 4 のドレイン 様子 1 5) を 他方の出力 結子 2 0 としたことを 特徴 としている。

取 I 図に示す実施例でわパワーMOS-PETとしてn - チャンネルのそれを使用しており、この場合、前記電観の一方の電極の端子 5 は+ (ブラス) 極に接続され、電弧の他方の電極の端子 1 8 は- (マイナス) 極に接続される。

(作用)

次に本発明のプリント基板のは段用プリック回路の作用を設明すると、部(図において、部)のパワーMOS-FETIのゲート接干4及び第4のパワーMOS-FETIOのゲートをひいにし、部2のパワーMOS-FETIOのゲートな干L3のいずれもがし。w塩圧の状態にしてそのおゲートをOFFにすると、一方の出力19

チェックを実施するブリント 研収の 試験用ブリッジ 回路を投仇するものである。

(問題点を解決するための手段)

この作明を一変遊倒を示す四に基づいて説明す れば以下の証りである。即ち、この発明のプリン 下島板の試験用ブリッグ回路は、第1図において、 第1のパワー(power) MOS (metal" oxide semiconductor) - F ET-(lield effect trans) stor) lのドレイン(drals) 指子2及 び年2のパワーMOS-FET6のドレイン論子 7のそれぞれを征収の一方のವ猛の掠子5と接続 し、前紀郊1のパワーMOS-FET1のソース (source) 朔子3を第3のパワーMOS-FETIOのドレインペ子!! と技続し、前紀第 **2のパワーMOS-FET6のソース協子8を**恋 4のパワーMOS-FET14のドレイン増子1 5に技能し、前記事るのパワーMOS-PET! Qのソース増子12及び第4のパワーMOSード ETI4のソース増予16を前記電源の他方の電 塩の茄子18と技統し、そして前記ポーのパワー

及び他方の出力数千20にプローブ研を介してこの回路に接続されたブリント基板21上の回路のある配数22には一方の出力強子19から他方の出力な子20へと電流がながれる。

つぎに、上記と逆の操作を攻塞して、すなわち 死2のパワーMOS-PET10のゲート端子9及 びボ3のパワーMOS-PET10のゲート線子 13にHighのほぼを印加してその各ゲートを ONにし、一方环1のパワーMOS-FET1の ゲート端子4及び虾4のパワーMOS-FET1 4のゲート端子17の電圧をOFFにした場合は 前記のブリント系板21上の回路の攻る配線22 には他方の出力端子20から一方の出力端子19 にな流が流れる。

(発明の効果)

この発明は上述したように、パワーMOS-P比丁を用いたものであるから、 高速のスイッチング動作をすることができる。すなわち、 配線チェック時間は足線 1 本当たり 1 0 0 μ s e c 以下であり、前記した従来のそれと比較して その1 / 1 0 0 の所要時間で試験をすることが出来

δ.

また、これらパワーMOS-PETの複数を特定のブリッジ状に接続して、上足のパワーMOS-PETの好政をそのゲート為子で側回するものであるから、技試数体であるブリント基板上の回路・配数に両方向から電流を流すことができる符々の顕著な効果がある。

4. 図面の間単な契明

第1図はこの発明のブリント基板の試験用ブリッジ回路の1実施例の回路図である。

図中、 1 · · · · 第 1 のパワーM O S - F E T 、 5 · · · · · · 和 和 の ー 方の 電 極 の 端 子 、 6 · · · · · 第 2 の パワーM O S - F E T 、 1 0 · · · · 第 3 のパワーM O S - F E T 、 1 8 · · · · 電 叔 の 也 方の 電 極 の 端 子 、 1 9 · · · 一 方 の 出 力 端 子 、 2 0 · · · · 也 方 の 出 力 端 子 。

人 随 出 礼 辞

株式会社高見訳サイバネティックス

第1区

